

REVIEW

3차원 집적 유연 인쇄 전자: 집적 회로, 메모리, 센서

김우조¹, 권지민^{2*}, 정성준^{1*}

¹포항공과대학교 신소재공학과, ²울산과학기술원 전기전자공학과

3D Integration of Flexible and Printed Electronics: Integrated Circuits, Memories, and Sensors

Woojo Kim¹, Jimin Kwon^{2*}, Sungjune Jung^{1*}

¹Department of Materials Science and Engineering, Pohang University of Science and Technology (POSTECH), Pohang, Korea ²Department of Electrical Engineering, Ulsan National Institute of Science and Technology (UNIST), Ulsan, Korea



the low transistor density of the printed devices has been a major obstacle to commercialization. In this review, a three-dimensional (3D) integration of organic flexible and printed electronics is described. First, layout-to-bitmap conversion and design rules for printed transistors, arrays, and integrated circuits are introduced. Then, printed 3D transistors, digital integrated circuits, and memories are described. Finally, 3D integration of printed active-matrix arrays and sensors is highlighted. This approach is a breakthrough technology that not only reduces the area occupied by a single transistor, memory, and sensor, but also increases the efficiency of routing, effectively reducing the area of the entire devices. In addition, monolithic 3D integration through the printing can stack transistor, memory, and sensor by simply repeating the additive process.

Key Words: Inkjet printing, Thin-film transistor, Organic electronics, Monolithic 3D integration

*Correspondence: sjjung@postech.ac.kr, jmkwon@unist.ac.kr



1. 서론

잉크화가 가능한 기능성 전자재료와 인쇄기술의 융 합은 4차산업혁명시대에 플렉서블 전자소자 제작의 새로운 변혁을 예고하고 있다. 인쇄공정을 이용한 전 자 소자는 비접촉 적층형 제작 방식으로 인해 실리콘 반도체 제작공정에서 사용되고 있는 포토리소그래피 에 비해 생산 속도 및 설비 비용의 획기적인 절감과 더 불어 대면적, 맞춤형 공정이 가능하다는 장점을 가지 고 있다[1]. 또한, 플라스틱 기판의 변형이 일어나지 않는 낮은 온도에서 공정이 가능한 특징으로 인해 웨 어러블 헬스케어 모니터링, 박막 전자 제품, 휘어지거 나 늘어나는 디스플레이 등의 웨어러블 유연 전자 제 품들에 적용되어 새로운 시장을 개척하고 있다[2-4]. 하지만 이러한 인쇄 회로의 낮은 트랜지스터 집적도는 기술 상용화에 커다란 걸림돌이 되고 있다. 인쇄 공정 의 낮은 정확도와 큰 배선폭은 트랜지스터 집적도를 1 cm²당 수십 개 이하로 제한하고 있으며, 이로 인해 아 직 100개 이상의 트랜지스터가 집적된 회로 수준에 도 달하지 못하였다[5].

수직3차원집적 방식은 단위 면적당 많은 수의 트랜 지스터 소자를 통합하는 매우 매력적인 전략이다. 이 접근 방식은 데이터 처리 능력에 대한 높은 수요를 충 족하고, 기존 스케일링 한계를 극복할 수 있는 방안이 다[6]. 또한, 3차원집적에 사용되는 비아는 기존 패키 징 및 칩간 연결에서 허용하는 수치보다 1,000배 더 조밀한 수직 연결을 가능하게 하여 적층된 기능층 간 의 데이터 통신 대역폭을 크게 개선해 통신 병목 현상 을 해결할 수 있다[7]. 더 나아가, 이러한 장점들을 활 용하여 로직 회로, 메모리, 센서, 디스플레이 등 다양 한 기능층이 단일3차원집적된 새로운 형태의 혁신적 인 전자 시스템을 개발할 수 있다.

본 총설에서는 인쇄 기반의 유기 전자 소자 설계 방 식에 대해 설명하고, 3차원집적을 위한 인쇄 기반 로 직 회로, 메모리, 센서의 최신 기술에 대해 소개하고자 한다. 마지막으로 향후 기술발전의 방향 및 해결 과제 에 대해 제시하고자 한다.

2. 본론

2.1. 잉크젯 기반 인쇄 트랜지스터, 어레이, 집적회 로를 위한 Layout-to-Bitmap 변환 및 디자인 룰

현재 실리콘 산업에서는 프로세스 설계 키트(process design kit, PDK)를 가지고 전자 설계 자동화 (electronic design automation, EDA)를 진행하여 반도 체 칩의 개발 생산성을 향상하고 있다. 하지만 인쇄전 자산업에서는 실리콘 산업과 다른 벡터 기반의 패턴 생성 과정이 필요로 하기 때문에 이러한 자동화 프로 그램의 사용이 제한적이었다. 본 연구 팀은 인쇄전자 산업에서 다양한 인쇄전자 제품의 설계, 검증, 생산을 자동으로 용이하게 할 수 있는 레이아웃-비트맵 (layout-to-bitmap, L2B) 변환 절차 및 라인 기반의 디 자인 룰을 제안하였다[8-10].

본 연구에서는 기존 설계 규칙에서 L2B 변환을 추 가하여 잉크젯 프린팅에 특화된 물리적 설계 흐름을 재정립하였다(Fig. 1(a)). 상용 드로잉 툴(Keysight의 Advanced Design System)을 사용하여 좌표 평면에 선 형 기반 레이아웃을 그리고, MATLAB 소프트웨어를 사용하여 레이아웃 파일에서 선의 좌표를 비트맵 파일 형식으로 추출하였다. 매개변수화된 L2B프로세스와 (x1, y1)에서 (x2, y1)로 연결된 수평선은 "1"로 채워진 이진 평면에서 수평축을 따라 연속적으로 배치된 "0" 점 집합에 매핑된다(Fig. 1(b)). 두 개의 인접한 "0" 사 이에 배치된 "1"의 수는 디지털 간격에서 1을 뺀 값으 로 지정되었다. 픽셀 크기가 10×10 µm인 경우 픽셀 길이 10 µm와 디지털 간격의 곱이 잉크젯 인쇄 비드 의 물리적 드롭 간격(drop spacing, DS)이다. 더미 "1" 을 채우는 DS보다 작은 픽셀 크기를 사용하면 레이아 옷 디자이너가 개체를 더 유연하게 배치할 수 있으며,





Fig. 1. Layout-to-bitmap (L2B) conversion and design rules for inkjet-printed transistors, arrays, and integrated circuits.
(a) Physical design flow. (b) Inkjet printing metal track generation from a CAD layout drawing (a vector file) to a binary plane (a bmp file) and from the binary plane on a physical substrate. (c) Design rules for L2B and interconnections. (d) Transistor cell for design rule and fabrication image. Fabricated images of (e) array and (f) integrated circuit. Adapted with permission [8]. Copyright 2021, American Chemical Society.

일반적으로 픽셀 크기와 DS는 동일하다. 방울은 기판 에서 분사, 충격, 확산, 응집 및 건조 과정을 통해 이동 할 때 선을 형성하기 위해 DS 간격으로 연속적으로 분 사된다. 잉크와 인쇄 공정 과정의 기초적인 이해를 바 탕으로 최적화된 L2B 변환 절차와 설계 규칙을 제안 하였다(Fig. 1(c)). 수평선 축으로의 DSx, 수직선 축으 로의 D_{Sy1} & D_{Sy2}, 라인 길이, 라인 거리, 가장자리 마 진 등의 다양한 인터커넥션 디자인 룰, 또한 집적회로 의 가장 핵심인 트랜지스터 단일 셀의 디자인 룰도 개 발 및 정립하였다(Fig. 1(d)). 게이트 벡터 라인은 유전 체 층 위에 있는 S/D 전극 라인 사이에 배치되었다. 정 렬 마진(alignment margin, AM)은 프린터의 이동 스테 이지 해상도에 따라 크게 달리지며, AM은 다층 구조 설계(게이트 전극이 다른 층의 S/D 전극 사이에 배치 된 채널 영역과 겹쳐야 함)에 매우 중요한 고려 요소로 작용한다. 이를 바탕으로 높은 수율의 10×10 인쇄 유 기트랜지스터 어레이를 제작하고 개발된 프로세스의 신뢰성을 입증하였다(Fig. 1(e)). 더 나아가 제안된 공 정이 대면적 및 대규모 인쇄 집적회로에도 적용될 수 있음을 보여주었다(Fig. 1(f)).



지난 40년 동안, 실리콘 집적 회로의 트랜지스터 집 적도는 '무어의 법칙'에 따라 18개월마다 두 배씩 증 가해왔다[11]. 고성능 전자 기기에 대한 시장의 요구는 한정된 공간에 더 많은 수의 트랜지스터를 집적해야 하는 문제로 귀결되었고, 물질이나 공정, 또는 소자 구 조의 개선을 통해 나노 단위 채널 트랜지스터가 개발 되기에 이르렀다. 하지만 최근, 유전층의 두께, 채널의 길이와 같은 트랜지스터의 기하학적 단위가 물리적 한 계에 다가감에 따라 소자의 집적도 증가는 더 이상 무 어의 법칙을 따르지 않게 되었다.

이러한 회로 집적도의 포회를 극복하기 위한 방안으 로, 3차원 집적 회로 기술이 최근 활발히 연구되고 있 다. 3차원 집적 회로는 평면상에 제작된 회로들을 수 직 적층 하여, 트랜지스터의 축소 없이도 단위 면적당 트랜지스터의 개수를 증가시킬 수 있는 기술이다. 회 로의 3차원 집적은 트랜지스터 집적도의 증가 외에도 여러 장점을 가질 수 있다. 우선, 기존 평면 구조의 소 자 간 연결 배선들이 수직 방향으로 놓여, 배선의 길이 가 줄고, 이로 인해 신호 전달의 시간 지연이 줄어들게 된다. 또한, 배선의 기생 정전용량과 저항이 줄어들어, 회로의 동적 전력 소모와 신호 간섭으로 인한 결합 잡 음(coupling noise)이 줄어들게 된다. 더 나아가, 만약 아날로그/디지털 회로, 메모리 소자, 통신 모듈 등 여 러 요소 회로들이 3차원으로 집적되어 단일 시스템을 이룰 경우, 입출력 포트의 수가 줄어들고, 생산 단가가 낮아지며, 회로의 성능은 증가될 수 있다.

최근 대면적의 유연한 전자 소자에 대한 수요로 인 해 박막 트랜지스터를 이용한 유연 3차원 집적 소자에 대한 연구가 활발히 진행되고 있다. 박막 트랜지스터 를 구성하는 반도체 재료로는 실리콘, 산화물, 유기물, 1&2차원 물질 등이 있으며, 다양한 적층 재료와 공정 의 조합으로 구현되어왔다[6]. 본 연구팀은 유기재료 와 인쇄공정을 이용하여 3차원 집적 회로를 개발하였 다[5,12-13]. 개발된 3차원 상보형 유기트랜지스터는 n 형 트랜지스터 위에 p형 트랜지스터를 쌓고 중간에 게 이트 전극을 공유하여 단일 인버터를 형성한다. 두 개 의 트랜지스터를 3차원적으로 통합하면 단일 트랜지 스터가 차지하는 면적이 절반으로 줄어들어 두 소자 사이의 거리가 줄어들고, 연결 와이어의 길이가 짧아 져 회로 면적을 효과적으로 줄일 수 있다. 또한 상보형 인버터의 매칭을 채널 길이/폭 비를 조정하는 대신, 3 차원 집적된 각 층의 유전체 층 두께를 조정하여 인버 터의 이상적인 매칭을 달성할 수 있다.

회로 설계 및 제작의 관점에서 볼 때, 3차원 집적된 유기 트랜지스터의 수율/안정성 확보는 매우 중요하 다. 100개의 트랜지스터로 만들어진 회로에서 단 하나 의 소자만 동작하지 않더라도 전체 회로의 기능을 수 행하지 못하기 때문이다. 본 연구팀이 발표한 결과에 따르면 56쌍의 인쇄된 상보형 3차원 집적 트랜지스터 를 만들었을 때 100%의 수율을 얻었으며, 비교적 안 정적이고 통계적으로 일관된 소자 성능을 얻을 수 있 었다(Fig. 2(a)). 이는 잉크젯 인쇄로 만들어진 3차원 집적 트랜지스터가 큰 스케일의 회로로 확장이 가능함 을 보여주는 중요한 결과라 할 수 있다.

높은 수율과 소자의 안정성을 바탕으로 3차원 인쇄 집적 링 발진기와 전가산기가 제작 및 측정되어 보고 되었다(Fig. 2(b) 및 Fig. 2(c)). 링 발진기는 11단의 인 버터로 이루어져 있으며, 측정을 위해 인버터 5단으로 이루어진 전압 버퍼 회로가 존재한다. 제작된 전가산 기의 경우 약 80개의 트랜지스터가 집적된 수준이며, 이는 잉크젯 방식을 가지고 유기반도체 및 메탈 전극 을 모두 인쇄하여 보고된 회로들과 비교했을 때, 높은 복잡도 수준에 해당한다. 이진수의 덧셈 연산을 수행 하는 가산기의 구현은 3차원 집적 인쇄 회로를 이용하 여 더 복잡한 연산 회로의 구현이 가능할 수 있다는 가 능성을 제시해주고 있다.





Fig. 2. Printed 3D devices. (a) 56 pairs of 3D complementary inverters, voltage transfer curve, and statistical data of SNM. (b) 3D integrated ring oscillator circuit and output curve. (c) 3D integrated full adder circuits and input-output curves. Adapted with permission [12]. Copyright 2016, American Chemical Society.

본 연구팀은 2019년 양방향 구조의 듀얼 게이트 유 기 트랜지스터를 3차원으로 쌓아 올리는 방식을 통해 NAND기반 3차원 디지털 논리 회로를 세계 최초로 제 작하였다(Fig. 3(a)). 별도의 추가 공정없이 단일 트랜 지스터 제작 공정을 반복함으로써 단일 집적(monolithic integration)을 하였다. 듀얼게이트 구조를 사 용하여 Off 전류와 정적소비전력(static power consumption)을 낮추고, 문턱 전압 이하(subthreshold swing) 특성을 향상하고, 최대 on 전류를 높이는 등 인 쇄 트랜지스터가의 전기적 성능을 세계 최고 수준으로 향상하였다(Fig. 3(b)). 추가로 연속적인 프린팅 및 열 공정 단계를 포함한 3D 듀얼게이트들의 성능 역시 소 자 성능의 열화현상 없이 거의 동일하게 동작하는 것 을 확인하였다. 이 결과는 본 연구의 적층 제조 공정이 견고하고 인쇄된 트랜지스터의 추가 3D 통합으로 확 장할 수 있다는 것을 증명한다.

듀얼 게이트의 큰 장점은 하나의 듀얼 게이트 트랜 지스터의 두 게이트를 독립적으로 사용할 경우, 병렬 연결된 2 개의 단일 게이트 트랜지스터로 사용이 가능 하다는 것이다. 일반적으로 널리 쓰이는 NAND 구조 는 직렬 연결된 n-형 트랜지스터 2개와 병렬 연결된 p-형 트랜지스터 2개로 이루어져 있다. 하지만, 듀얼 게 이트를 사용하면 n-형 2개와 p-형 1개 만으로도 구성 이 가능하다(Fig. 3(c)). 듀얼 게이트 트랜지스터 3개를 3차원으로 집적함으로써 하나의 트랜지스터 면적에 하나의 유니버설 NAND 게이트를 제작하였다. 중간 p-형 듀얼 게이트 트랜지스터의 두 게이트는 각각 독 립적으로 사용되어 각 n-형의 게이트와 연결되어 있 다. 이로써 4개의 트랜지스터가 3차원 집적된 효과를 갖는다. 또한, 양쪽 게이트에 대한 p-형 듀얼 게이트 트랜지스터의 성능이 매우 대칭적이어서 NAND 게이 트의 동작 역시 각 게이트 입력에 대해 매우 유사한 출 력 특성을 보였다. NAND의 입출력 특성의 정적 노이 즈 마진(static noise margin)은 약 50%가 나왔으며, 최 대 전압 이득은 16 V/V였다. 최종적으로, 3D NAND 어레이를 연결하여 다양한 로직 기능을 갖는 NOT, AND, OR, NOR, XOR, XNOR게이트들을 세계최초로 구현했다.





Fig. 3. 3D monolithic integration in flexible printed transistors and logic circuits. (a) Printed dual-gate organic transistors and 3D-integrated two and three complementary dual-gate organic transistors. (b) Device characteristics.
(c) 3D NAND digital circuit design based on stacked 3-T dual-gate devices. Adapted with permission [5]. Copyright 2019, Springer Nature.

본 연구를 통해 기존 단위면적당(mm²) 10개 이하 수준이었던 인쇄형 트랜지스터의 집적도를 6개/mm² 로 향상시켜, 인쇄 집적 회로의 상용화를 앞당기는 데 에 크게 기여하였으며, 실리콘반도체의 무어의 법칙과 같이 지속적 발전 가능성의 새로운 패러다임을 제시하 였다. 또한, 3차원 집적된 NAND 기반의 프로그래머블 회로설계 제작 방식은 향후 혁신적인 플렉서블 인쇄 회 로의 설계 및 제작에 큰 기여를 할 것으로 기대가 된다.

2.3. 3차원 인쇄 메모리

미래 웨어러블 전자제품을 상용화하기 위해서는 센 서, 아날로그-디지털 변환기, 처리 장치, 메모리 등 다 양한 요소들이 필수적이다. 이중 메모리 소자는 측정 된 센서의 신호를 저장하고, 저장된 데이터를 처리 장 치로 전송하며, 처리된 데이터를 수신하여 저장함으로 써 웨어러블 센서 제품의 목적을 달성하는 데 필수적 인 역할을 한다. 다양한 웨어러블 메모리 소자가 제안 되고 있으며, 일반적으로 저항, 커패시턴스, 트랜지스 터 종류로 분류할 수 있다. 트랜지스터 기반의 3단자 소자는 집적회로와 호환성을 보일 뿐만 아니라 다중 게이트를 사용하여 다양한 센서로부터 신호를 얻을 수 있다. 트랜지스터 기반 메모리 소자의 대표적인 예로 는 정적 랜덤 액세스 메모리, 동적 랜덤 액세스 메모 리, 비휘발성 메모리 등이 있다. 본 연구팀은 인쇄 공 정을 이용하여 트랜지스터 기반의 다양한 메모리를 개 발하였다[14-16].

정적 랜덤 액세스 메모리(static random-access memory, SRAM)는 빠른 액세스 및 저장 속도, 강력한 잡음 내 성, 낮은 전력 소비 측면에서 동적 랜덤 액세스 메모리 및 비휘발성 메모리에 비해 더 많은 장점을 가지고 있 다. 유기물을 기반으로 하는 정적램은 많은 연구가 되 어 왔지만, 유기 메모리 소자의 낮은 메모리 밀도, 낮 은 정적 잡음 마진(static noise margin, SNM), 낮은 전 압 이득, 높은 구동 전압 특성으로 인해 상용화에 어려 움이 있었다. 또한, 기존 정적램은 2차원(2-D) 평면에 6개의 트랜지스터를 배치하기 위해 상당한 크기의 셀 이 필요하다. 2022년 본 연구팀은 상보적인 유기 트랜 지스터를 기반으로 한 3차원 정적램을 개발하였다. 3 개의 트랜지스터(n-/n-/p-형) 두 쌍을 수직적층 하여 6 개의 트랜지스터로 구성된 SRAM을 제작하였다[16]. 3차원 정적램 면적은 기존 2차원 정적램에 비해 1/3로 줄어든다(Fig. 4(a)). SRAM 셀은 비트 라인과 워드 라



Fig. 4. 3D printed static random-access memory (SRAM). (a) Circuit diagram of a proposed 3D SRAM and a conventional 2D SRAM. (b) 3D SRAM based on vertically stacked three organic TFTs. (c) 3D complementary organic inverter. (d) Transistor matching for stable SRAM operation and static characteristics of the SRAM during hold, read, and write operation. Adapted with permission [16]. Copyright 2022, IEEE.



인에 연결된 두 개의 개별 n형 액세스 TFT 위에 래치 회로를 형성하는 두 개의 교차 결합된 3D 상보형 인버 터로 구성된다(Fig. 4(b)).

3차원 정적램의 가장 핵심 요소인 3차원 인버터의 기본 특성에 대해 측정하였다(Fig. 4(c)). n-/p-형 트랜 지스터 전달곡선은 hysteresis없이 안정적으로 잘 동작 하는 것으로 보이고 및 출력 특성은 포화 상태에서 두 장치 모두 V_{GS}의 차이에 대해 I_{DS}의 제곱 관계를 갖는 정전류 소스로 작동한다. 또한, 전압 전달 특성은 높은 전압 이득(16.8 V/V), 1 V의 낮은 Vnn에서도 안정적으 로 동작, 높은 신호대비 노이즈 마진 62%였다. 3D 인 버터의 스위칭 전압 V_{SW}(V_{IN}=V_{OUT})는 1.42 V로 이상적 인 값인 Vpp/2에 가깝다. 1층은 n형 접근 트랜지스터 로, 2층과 3층은 게이트가 공유된 3차원 인버터로 구 성되어 있다. 3차원 적층된 n형, p형 트랜지스터는 매 우 안정적으로 동작하였고, 적층된 소자들의 전류가 유사해 매칭이 잘 된 것을 확인할 수 있었다(Fig. 4(c)). 적층된 상보형 트랜지스터를 비아홀을 통해 전극을 연 결하여 3차원 상보형 인버터를 구현하였고 매우 우수 한 전압 전달 특성을 보였다. 마지막으로 3차원 정적 램을 동작 시키기 위해 트랜지스터의 강도를 조절하였 다. 안정적인 정적램 동작을 하기 위해서는 3개 트랜 지스터의 매칭이 중요하다. 기존 2차원 평면상의 정적 램은 이러한 매칭을 channel geometry를 변경하여 진 행하였는데, 3차원 정적램은 dielectric 두께를 간단하게 조절하여 매칭을 진행할 수 있다. 풀다운 트랜지스터는 가장 강해야 하고, 액세스 트랜지스터는 중간 정도, 풀 업 트랜지스터는 가장 약해야 한다. 매칭된 소자의 특성 은 설계한 대로 특성이 나왔고 이를 통해 안정적인 정 적램의 유지, 읽기, 쓰기 동작을 보였다(Fig. 4(d)).

유기 트랜지스터를 3차원으로 통합하면 인쇄된 정 적램 셀 면적을 11배까지 크게 줄일 수 있다. 또한 채 널 형상을 변경하지 않고 유전체 두께를 변경함으로써 정적램 소자 강점을 달성할 수 있다. 인쇄된 상보형 트 랜지스터의 3차원 통합 접근 방식은 인쇄 메모리의 밀 도와 기능을 향상시킬 수 있다. 이러한 접근 방식은 미 래의 지능형 및 웨어러블 전자 제품에 적용될 것으로 예상된다.

2.4. 인쇄 능동 매트릭스와 센서의 3차원 집적

형태 변형이 가능한 센서는 기존의 딱딱한 실리콘 디바이스와 달리 곡면에 쉽게 부착할 수 있기 때문에 건강 모니터링, 인공 피부, 소프트 로봇 등의 적용분야 에서 각광받고 있다[2]. 이러한 센서를 능동형 매트릭 스와 통합하면 단일 지점 측정이 아닌 신호의 공간 측 정이 가능하여 질병의 사전 진단이 더욱 용이하다. 본 연구팀은 인쇄 능동 매트릭스와 다양한 센서를 3차원 집적하여 생체신호 측정을 하는 플랫폼을 개발하였다 [17-18].

2021년 본 연구팀은 인쇄 능동형 매트릭스와 압력 센서 시트의 3차원 이종 집적을 통해 피부의 맥파 파 형을 분석하는 연구결과를 보고하였다[17]. 액티브 매 트릭스 압력 센서 어레이는 압전 저항 센서 시트와 통 합된 10×10 액티브 매트릭스에서 잉크젯 인쇄된 유기 TFT 어레이로 구성된다(Fig. 5(a)). 능동형 어레이는 온전한 피부 접촉을 위해 초박형 플라스틱 호일에 저 비용 잉크젯 인쇄로 제작되었다. 감압 저항 센서 시트 는 환원 산화 그래핀(rGO)/폴리(불화 비닐리덴)(PVDF) 로 구성된 고분자 복합체의 압전 저항 반응을 사용하 여 구현되었다. 미세 구조를 가진 두 개의 rGO/PVDF 필름을 서로 마주보게 끼워 맞물린 형상을 만들었다. 이는 접촉 면적이 넓고 마이크로 돔의 응력 농도가 높 아지면 압력 반응이 향상되기 때문에 압력 신호를 증 폭시키기 위한 것이다. 압전 저항 센서 시트의 하단 층 은 각 픽셀의 층간 유전체를 통해 뚫린 비아 홀을 통해 이종접합 형식으로 트랜지스터 소스 전극에 연결되었 다. 센서 어레이는 손목에 시공간 맥파 지도를 생성합 니다(Fig. 5(b)). 이 지도는 맥박 진폭의 위치 의존성을





Fig. 5. 3D integration of printed active-matrix arrays and sensors. (a) Wearable active-matrix pressure sensor array systems. (b) Spatiotemporal arterial pulse measurement with the sensor arrays for finding an artery position and acquiring an accurate pulse waveform. Adapted with permission [17]. Copyright 2016, American Chemical Society. (c) Monolithic integration of inkjet-printed organic transistor arrays and organic photodiodes. (d) Finger pulse measurement in transmission mode and real-time response. Adapted with permission [18]. Copyright 2019, Springer Nature.

나타내며, 이를 통해 동맥 선의 위치를 파악하여 동맥 강성을 평가하는 매개 변수인 증강 지수를 정확하게 추출할 수 있습니다.

2022년 본 연구팀은 기 개발한 인쇄 능동형 어레이 에 유기 포토 다이오드를 인쇄하여 3차원 단일 집적 형태로 포토센서 어레이를 개발하였다[18]. 개발한 포 토센서 어레이는 동일한 초박형 기판에 단일 집적으로 통합된 100개의 인쇄 유기 트랜지스터와 유기 포토 다 이오드로 구성된다(Fig. 5(c)). 잠재적인 애플리케이션 으로 광 신호의 정적 및 동적 공간 감지를 통해 손가락 의 실시간 광 혈류 측정(photoplethysmogram, PPG) 측 정을 수행했다(Fig. 5(d)). 빨간색 LED(λ=640 nm)를 광원으로 사용하는 동안 손가락을 시료 위에 올려놓 고, 투과된 빛을 감지한 후 센서는 맥동하는 혈류와 상 관관계가 있는 동적 전류 응답을 생성한다.

3. 결론 및 전망

프린팅을 이용한 집적 회로 제작 기술은 유연 전자 생산 기술로서 많은 관심과 기대를 받아왔다. 하지만 인쇄 회로 공정의 낮은 트랜지스터 집적도는 상용 수 준의 회로를 제작하는데 있어 커다란 걸림돌이 되었 다. 이에 본 총설에서는 유기 트랜지스터를 수직 적층 하여 집적도를 높인 3차원집적 인쇄 전자들을 소개하 였다. 3차원집적 전자회로는 트랜지스터 하나가 차지 하는 면적을 줄일 뿐 아니라, 회로 배선의 효율을 증대 시켜 전체 회로의 면적을 효과적으로 줄일 수 있는 획 기적인 기술이다. 칩 간 접합을 위해 추가 공정을 요구 하는 실리콘 3차원 이종 접합 전자 회로와는 달리, 인 쇄공정을 통한 3차원집적된 회로의 경우 첨가 공정의 반복 만으로도 트랜지스터의 적층이 가능하다. 소개된



3차원집적 인쇄 전자회로는 2~3개의 트랜지스터를 적층한 구조로 이루어져 있다. 그러나 향상된 공정을 통해 미래에는 10층 이상 또는 더 많은 3차원 트랜지 스터의 적층을 통해 높은 트랜지스터 집적도를 가지는 다양한 회로가 제작이 될 것으로 기대된다. 이를 위해 서는 3차원 인쇄 공정에 필요한 디자인 룰, 디바이스 및 회로 설계 기술, 다층 소자 평가 기술, 층간 절연기 술 등의 신 기술 개발이 필요하다. 현재 센서부만 인쇄 되는 인쇄전자분야 기술의 한계를 넘어, 센싱된 신호 를 처리하고 저장하는 회로부를 인쇄공정으로 완성하 여, 실질적인 인쇄전자 제품을 개발할 수 있는 토대를 완성할 것으로 기대된다.

또한, 3차원 단일 집적 전략은 탄소 나노튜브, 산화 물 반도체 및 2차원 재료와 같은 다른 인쇄 가능한 기 능성 재료로 확장될 수 있으며, 이 경우 각 재료의 특 성이 맞춘 공정 및 평가 기술 개발이 요구된다.

지난 40년간, 실리콘 전자 산업은 트랜지스터 집적 도 증가를 예견한 '무어의 법칙'을 좇아 성장해왔듯이 인쇄 전자 산업에서도 트랜지스터의 집적도 증가가 그 성장 동력을 부여할 것이라 전망하고, 궁극적으로 다 양한 센서, 디스플레이, 메모리, 로직들을 3차원집적으 로 제조하여 새로운 형태의 고성능 고집적 유연 인쇄 전자 제품이 나올 것으로 예상한다.

ACKNOWLEDGEMENTS

Author Contributions

WK, JK, SJ were involved in analysis and discussion. WK, JK, SJ drafted the manuscript. All authors read and approved the final manuscript.

Funding

This work was supported in part by the Korea Innovation Foundation (INNOPOLIS) grant (2020-DD-UP-0278) and in part by the Basic Science Research Program through the National Research Foundation of Korea (NRF) funded by the Ministry of Education (RS-2023-00250260).

Declarations of Competing Interests

The authors declare that they have no competing interests.

AUTHORS

김우조



2016년: 경희대학교 전자공학과 학사 2023년: 포항공과대학교 IT융합공학과 박사

현재: Univ. of San Diego 전자 및 컴 퓨터공학과 박사후연구원

[관심분야] 유연인쇄전자(트랜지스터, 세서들이 다일 및 이종 3차원진전)

회로, 메모리, 센서들의 단일 밎 이종 3차원집적)

권지민



2018년: 포항공과대학교 IT융합공학과 박사 2020년: 포항공과대학교 미래IT융합원 구원/ 화학공학과 박사후연구원

2022년: Stanford University 전자공학 과 박사후연구원

현재: 울산과학기술원 전기전자공학과 조교수 [관심분야] 신물질 기반 로직 및 메모리, 3D 프린팅 기반 패 키징, 유연인쇄전자



정성준

2011년: Univ. of Cambridge 생산공학 박사

2013년: Univ. of Cambridge 물리학과 박사후연구원

현재: 포항공과대학교 신소재공학과 부 교수

[관심분야] 유연인쇄전자, 바이오 센서, 조직공학과 3D 바이 오 프린팅, 미세유변학과 미세유동



REFERENCES

- Kang, B.; Lee, W. H.; Cho, K. Recent Advances in Organic Transistor Printing Process. ACS. Appl. Mater. 2013, 5 (7), 2302-2315.
- [2] Veerapandian, S.; Kim, W.; Kim, J.; Jo, Y; Jung, S.; Jeong, U. Printable Inks and Deformable Electronic Array Devices. Nanoscale. Horiz. 2022, 7 (7), 663-681.
- [3] Song, H. H.; Yang, J. Advances in Quantum Dot Printing Techniques for Light-Emitting Diode Applications. J. Flex. Print. Electron. 2022, 1 (1), 45-63.
- [4] Lee, S.; Yang, J. C.; Park, S. Geometrical Engineering for Implementing Stretchable Electronics. J. Flex. Print. Electron. 2022, 1 (2), 125-136.
- [5] Kwon, J.; Takeda, Y.; Shiwaku, R.; Tokito, S.; Cho, K.; Jung, S. Three-Dimensional Monolithic Integration in Flexible Printed Organic Transistors. Nat. Commun. 2019, 10 (1), 54.
- [6] Kim, S.; Seo, J.; Choi, J.; Yoo, H. Vertically Integrated Electronics: New Opportunities from Emerging Materials and Devices. Nano-Macro Lett. 2022, 14 (1), 201.
- [7] Shulaker, M. M.; Hills, G.; Park, R. S.; Howe, R. T.; Sarawat, K.; Wong, H. S. P. et al. Three-Dimensional Integration of Nanotechnologies for Computing and Data Storage on a Single Chip. Nature. 2017, 547 (7661), 74-78.
- [8] Kwon, J.; Baek, S.; Lee, Y.; Tokito, S.; Jung, S. Layout-to-Bitmap Conversion and Design Rules for Inkjet-Printed Large-Scale Integrated Circuits. Langmuir. 2021, 37 (36), 10692-10701.
- [9] Ryu, G.; Jo, Y.; Kim, W.; Jung, S. Design and Optimization of Inkjet-Printed Electrodes for Flexible

Thin-Film Transistors. Proceeding of the 2023 IEEE International Flexible Electronics Technology Conference (IFETC). 2023, pp 01-03.

- [10] Kim, W.; Kang, K.; Nielsen, C. B.; Jung, S. Technology Development of High-Performance Printed Organic Thin-Film Transistors. Proceeding of the 2023 IEEE International Flexible Electronics Technology Conference (IFETC). 2023, pp 01-03.
- [11] Moore, G. E. Progress in Digital Integrated Electronics. IEEE Solid-State Circuits Society Newsletter. 2006, 11 (3), 36-37.
- [12] Kwon, J.; Takeda, Y.; Fukuda, K.; Cho, K.; Tokito, S.; Jung, S. Three-Dimensional, Inkjet-Printed Organic Transistors and Integrated Circuits with 100% Yield, High Uniformity, and Long-Term Stability. ACS. nano. 2016, 10 (11), 10324-10330.
- [13] Kwon, J.; Matsui, H.; Kim, W.; Tokito, S.; Jung, S. Static and Dynamic Response Comparison of Printed, Single-and Dual-Gate 3-D Complementary Organic TFT Inverters. IEEE Electron Device Letters. 2019, 40 (8), 1277-1280.
- [14] Kim, W.; Kwon, J.; Lee, Y.; Baek, S.; Jung, S. Phase-Separated, Printed Organic Thin-Film Transistor-Based Nonvolatile Memory with Enhanced Data Retention. Adv. Mater. Technol. 2020, 5 (7), 2000228.
- [15] Kim, W.; Kwon, J.; Takeda, Y.; Sekine, T; Tokito, S; Jung, S. Flexible and Printed Organic Nonvolatile Memory Transistor with Bilayer Polymer Dielectrics. Adv. Mater. Technol. 2021, 6 (7), 2100141.
- [16] Kim, W.; Jung, S. Static Response of Three-Dimensional and Printed Complementary Organic TFTs-based Static Random-Access Memory. IEEE



Electron Device Letters. 2022, 43 (3), 438-441.

[17] Baek, S.; Lee, Y.; Baek, J. H.; Kwon, J.; Kim, S.; Lee, S. et al. Jung, S. Spatiotemporal Measurement of Arterial Pulse Waves Enabled by Wearable Active-Matrix Pressure Sensor Arrays. ACS nano. 2021, 16 (1), 368-377.

[18] Ruiz-Preciado, L. A.; Baek, S.; Strobel, N.; Xia, K.; Seiberlich, M.; Park, S. M. et al. Monolithically Printed All- Organic Flexible Photosensor Active Matrix. Npj Flex. Electron. 2022, 7 (1), 6.